摘　要：提出了一种基于软件无线电思想的接收机中频数字化系统设计方案。对高速模拟/数字变换器进行了详细的设计，并对其各项性能指标进行计算分析。该方案可通过配置不同软件实现对多种类型信号的解调制接收。
    关键词：软件无线电；中频数字化；带通采样；AD6640芯片

Design of Software Radio Receivers IF Digitization System

　　CHEN Li-guang¹，XU Fu-an¹，ZHANG Jin¹，WU Li-min²

　　(1.Group of Graduate，AFRA，Wuhan，430019，China；2.Department of Information Engineering，AFRA，Wuhan，430019，China)

　　Abstract：This paper presents the blue print of a kind of IF digital system based on the technology of software radio.Also，the design methodology as well as the performance analysis of the high rate A/D convertor are discussed in detail.Then the scheme can receive a varity of signals by collocating different software.
　　Keywords：software radio；IF digitized；bandpass siginalsampling；AD6640 chip

    传统无线电接收机硬件依赖性强、信号适应能力差，软件无线电技术的出现导致了无线电接收机的革新。软件无线电^［1］的基本思想就是将宽带A/D变换尽可能地靠近天线，将接收到的模拟信号尽可能早的数字化，将无线接收机的功能尽量在一个开放性、模块化平台上由软件来实现。他是在数字化基础上进一步发展起来的软件化无线通信系统，因此如何实现其数字化就显得十分重要。本文在充分利用软件无线电理念及其结构的基础上，给出了一种新型的软件无线电接收机中频数字化设计方案。

1　总体设计
1.1　技术要求
    (1)隔离放大，满足ADC电平调整等需求。
    (2)中频载波信号频率为30MHz，带宽≤8 MHz。　　
    (3)数据采集精度12b，有效转换位数(ENOB)60dB以上。
    (4)数据采集速度30～70Mb/s。
　　(5)DDC处理可编程控制以适应不同带宽信号的需要。
1.2　方案的提出
　　针对目前的元器件水平及数字信号处理器来说，还无法完成直接对射频采样处理。因此在保留软件无线电通用、灵活、开放的前提下，以及在充分考虑了中频数字化时所需的采样方式、可实现的元器件以及数字信号处理单元的处理能力的基础上，提出了一种新型的软件无线电接收机中频数字化设计方案，如图1所示。

　　　　
1.3　中频信号的产生
　　本设计方案可以接收信号的频率范围为10～1000MHz，为了防止频谱的混叠，在其前端的预选器中采用8段电调谐滤波器，由单片机8098控制选用。第一本振采用数字锁相环产生所需的频率，通过预置，可以产生正弦信号频率范围为：1360～2350MHz，步进值为10MHz，电调谐滤波器与本振1在单片机8098的控制下实现互动联调。混频后，将信号通过一个中心频率为1350MHz的带通滤波器，再经过低噪声放大器后，进行二次混频。第二本振即本振2产生信号的频率固定设置为1380MHz，混频后，将信号通过一个中心频率为30MHz的带通滤波器，因此产生中频频率为：30MHz的中频信号，通过自动增益控制(AGC)控制输出，并且信号的强度范围为：－50～-100dBm/50Ω，从而实现中频模拟信号的产生。

2　中频高速模/数变换器(ADC)的设计
2.1　采样方式的选择
　　带通采样适用于带通输入信号，因此将其作为理想的高速中频采样方案^[2]，如图2所示。

　　他利用了采样时间的等效性，只要f_s满足下式即可实 现无混叠采样：
   
　　I_g［·］表示取不大于括号内数值的整数。不难看出，式(1)将采样频率划分成若干个区间，并且由n值确定。n值越小，频率区间范围越大，也就是说对输入信号频率或采样频率偏差的要求越小。并且随着n值的下降，采样频率会越高，量化信号的频谱重复间距越大，对抗混叠滤波器带外能量抑制特性要求降低；在设计时应当根据系统电路结构和应用场合折衷确定n的取值。
2.2　采样速率的确定
　　本方案中，模拟中频输入信号的中心频率为f_IF＝30MHz，输入 信号带宽为B＝8MHz。则有：

　　在式(3)的3个采样频率集合中，存在一个最佳采样频率f_sopt，使得采样后信号的频谱重复间距最大，从而尽量减弱由于频谱折叠进入带内的噪声能量，或降低对抗混叠滤波器的带外抑制要求。当n＝1时，f_sopt＝40MHz，此时信号的边带间隔为12MHz。当n＝2时，f_sopt＝22.7MHz，此时信号的边带间隔为6.6MHz。当n＝3时，f_sopt＝17.3MHz，此时信号的边带间隔为9.3MHz。由此可见，最大信号边带间隔越小，意味着抗混叠滤波器实现难度越 大，而且后级降采样数字滤波器也越复杂。因此我们选用最佳采样频率：f_sopt＝40 MHz。
2.3　ADC型号的选择
　　AD6640^［3］是美国AD公司生产的新一代模数转换器件，分辨率12b，输入动态范围±1V，采样速率可达65MS/s，在5V供电时功耗仅为710mW。这不仅完全符合的设计要求，而且AD6640本身是双极型器件，其功耗不是采样速率的函数，采样速率的高低不会给功耗带来明显的变化。因此，在所设计方案中，选用AD公司的AD6640芯片，作为的中频高速模数转换器。

3　数字处理单元的设计
3.1　数字下变频器单元的设计
　　数字下变频单元主要由Harris生产的专用可编程下变频器HSP50214B^[4]和专用可编程数字科斯塔司环电路HSP50210构成。HSP50214B(如图3所示)主要功能是将IF数据下变频成基带数据。其前端处理速度高达65MS/s，后端处理速度最高达55MS/s。总的抽取因范围：4～16384，输出采样速率可达12.94MS/s，输出低通带宽最宽为982 kHz。最高支持14b字长的数据并行输入，输出波形灵活多样，即可并行输出又可串行输出，即可选择直角坐标数据输出又能选择输出幅度、瞬时相位和频率等参数。

　　
　　HSP50210是Harris公司生产的数字科斯塔司环专用电路，其功能也很强大。时钟处理速度高达52 MHz。这里主要用来提取相干载波、码元同步信号和载波跟踪情况指示。
3.2　通用数字信号处理器(DSP)的设计
　　DSP采用美国TI公司生产的TMS320C541^[5]专用定点高性能的数字处理芯片。他具有改进的哈佛结构(如图4所示)。TMS320C541定点DSP芯片，处理速度最高可达40 MI/s，可以满足实时处理要求。在本设计方案中，其主要完成工作是：接收8098单片机送过来的命令，决定将要获取的窄带信号的范围，并判断出调制信号的调制方式， 根据命令来完成对HSP50214B和HSP50210的初始化设置工作。当FIFO半满时申请DSP的INT1中断，DSP响应中断读入1 024个数据，做必要的处理后根据信号类型送出。程序定期查询单片机8098有无新的命令送过来，如果有则根据新的命令重新设置HSP50214B和HSP50210的相关参数，否则继续执行原来的接收程序。根据AGC的时间常数，从HSP50214B中读取电平检测值和频率偏移送到单片机8098，作为模拟部分的调整依据。

3.3　控制单元的设计
　　控制单元主要由主控电路板上的8098单片机和地址译码电路来完成。地址译码电路主要完成HSP50214B串行数据转换成并行数据的操作、电路中的译码逻辑，以及单片机和DSP接口逻辑。作为整个系统的控制器8098单片机，主要完成DSP处理程序的加载，信号的输出显示以及控制前端的预选器的8段电调谐滤波器和第一本振，使两者实现互动联调等任务。
3.4　输出单元的设计
　　输出单元包括模拟输出端口和数字输出端口，其主要用来完成模拟信号和数字信号的输出两种功能。要想输出模拟信号，必须由DSP输出的数字信号经过D/A变换器，将其数字信号变换为模拟信号的形式才能输出。这里的模拟输出端口主要完成AM，FM，SSB，FSK等无线接收机中最为常用信号形式的输出。数字输出端口直接将DSP输出的数字信号输出，无需任何变换。这里主要是用来完成BPSK，QPSK等正交数字调制信号的输出。

4　性能分析
4.1　信噪比(SNR)
    理想状态下的ADC可得到最大可能的理论SNR^[4]为：
  　 　
其中：N为A/D转换位数。从理想的ADC信噪比计算公式可知，SNR随N和f_s的增加而提高，量化输出每增加1位，SNR提高6.02dB；采样频率每提高1倍，SNR增加3 dB。不过量化输出位数再向上提高，芯片制作已经十分困难；而采样频率提高到一定程度之后，电路设计也相当复杂。
　　基于本方案中所采用的AD6640芯片、信号带宽以及采样精度，SNR为：

        ＝77.98 dB(5)
4.2　有效量化位数(ENOB)
　　ADC的性能还受到其他误差源的影响，所得到的信噪比往往小于用式(4)所计算得出的结果。在实际测量出信噪比后，可以根据式(6)推导出ADC有效的量化比特数(ENOB)表达式： 
  　
　　有效的量化比特数与标称比特数之间的差值表示了由于量化噪声以外的其他误差源导致ADC信噪比降低的程度。AD6640芯片的标称SNR值为68dB，与式(5)结果相比较，两者相差Δ＝77.98－68＝9.98 dB。则对于AD6640芯片有：
 
    在这种条件下，AD6640的实际分辨率为10 bit。
4.3　无杂散动态范围
　　无杂散动态范围是衡量ADC指标的另外一个重要参数，他反映的是ADC在输入端存在大信号时检测小信号的能力。其定义是：当一个正弦信号输入到ADC时，正弦信号的功率除以在ADC输出端最大的杂散信号功率的分贝值。通常容易将SFDR和SNR混淆，但实际上他们有着本质上的差别。SNR表征的是信号与所有残余误差之比，而SFDR表征的是信号与最大杂散信号之比。残余误差包括量化噪声、随机噪声、非线性误差以及杂散信号等，所以残余误差功率比最大杂散信号功率大。因此，SFDR大于SNR。ADC6640的SNR为68 dB，SFDR为80 dB，应该认为是完全合适的。
4.4　实例
　　以AM信号为例，仿真中设调制信号为：m(t)＝6cos(2π60000t)＋6cos(2π2000t)，输入信噪比为44dB，信号幅度A＝10，则经过本设计解调前后信号的波形图如图5和图6所示，从而验证了本设计方案的科学性、合理性和可行性。

5　结语
　　由于所提出的设计方案，从中频30MHz之后完全采用了全数字化设计，通过加载不同的软件，对模拟部分进行相应控制，本系统可在10～1000MHz的范围内实现对AM，FM，DSB-SC，FSK，BPSK，QPSK等多种信号的接收解调。此外，本系统采用了可编程专用芯片与通用数字信号处理芯片相结合的混合结构，可以灵活而且综合地实现多种接收机的功能，是当前实现软件无线电技术的有效方案，充分体现了软件无线电所具有的各种优越性。本 系统的研制为中频数字接收技术应用于实际系统做出了有益的尝试。本系统可以应用于移动通信基站和窄带雷达系统中，以取代此类系统中的模拟零中频处理部分，从而提高现有系统的性能。

　　参考文献

［1］Mitola Joe.Software radios［J］.IEEE Commun ications Magazine，1995，33(1)：24-25.
［2］Wepman A.Analog to digitalconverters and theirapplications in radio receivers［J］.IEEE CommuNIcations Magazine，1995，33(5)：46-54.
［3］刘书明，刘斌.高性能模数与数模转换器件［M］.西安：西安电子科技大学出版社，2000.
［4］杨小牛，楼才义，徐建良.软件无线电原理与应用［M］.北京：电子工业出版社，2001.                                                                           现代电子技术

上一篇 : 暂无             下一篇 : 烤地瓜机 烤地瓜机烤地瓜的原理